EDA复习题.docx
EDA复习题填空1、ASSTC直译为：专用集成电路.2、EDA即：电子设计电动化。3、CP1.P和FPGA的统称：高密度可编程逻辑器件4、VHD1.的操作符包括：关系操作符、算数操作符和符号操作符5、MAX+PUSlI是AItera公司推出使用非常广泛的（EDA）软件工具。6、可编程逻辑器件的步骤分为：设计输入、软件实现、设计校验、下载编程。7、目前应用广泛的HD1.l硬件描述语言有：VHD1.xVeriIog-HD1.8、VHD1.的数据对象包括（变量、常量、信号），他们都是用来存放各种类型数据容器。9、用VHD1.书写的源文件既是（程序）又是（文档），既是工程技术人员之间的交换信息文件，又“作为合同签约者之间的文件。10、VHD1.的尸体由（实体声明）和（结构体组成.11、VHD1.的实体声明部分指定了设计单元的（输入、输出编程）或（引脚）,它是设计实体对外的一个通信界向是外界可以看到的部分。12、VHD1.的结构用来描述设计实体的（逻辑结构）和（逻辑功能）,它由VHD1.的语言构成，是外界看不到的部分。13、在VHD1.的端口声明语句，端口方向包括哪些：IN（输入）、OUT（输出）、INOUT（双向）、BUFFER（具有读写功能的输出）。14、VHD1.的数字型文字包括：整数文字、实数文字、及数字基础表示的文字、物理量文字.15、一个实体可以拥有一个或多个（）B、结构体.16、在VHD1.的端口声明语句中用（）声明端口为输入方向。,INo17、VHD1.的字符时以（单引号括起来的数字、字母和符号。选择题18、一个项目的输入输出定义端口是定义在OA、实体中.19、VHD1.语言中常用的库是O标准库“A.IEEE.20、在VHD1.中用什么语言来表示（下降沿。21、STDJogic-1164中定义的高阻字符是Z.22、在VHD1.i开言中的PROCESS结构是<）i音句组成。A、顺序。23、下面不属于顺序结构的是（）。C、PRoCESS语句。24、在VHD1.语言中，If悟句至少应有一个条件句，条件句必须（）构成。C、BOO1.EAN,25、在VHD1.语句中，case语句,条件语句的“=>”不是操作符只相当于（）作用。B、THEN.26、下列标识符中,<）是不合法的。B.NOTCK-O.27、对信号和变量下列哪个是不正确（）.A、信号用于作为进程中局部存储单元。28、下面正确给变量时X赋值的语句（）.B、X：=A+B。29、以下对于进程PRoCESS的说法正确的是（）。C、进程语句本身并行语句.30、任VHD1.的IEEE标准中，预定义的标准逻辑位StCUogiC的数抿类型数据是用（）。B、人写字母31、在VHD1.中乘“"和除7”算术运免操作数据是<）.C,整形和实型32、#VHD1.,含WArr语句的进程PKOCESS的括弧中后O再加敏感信号.B、不能33、说明VHD1.的优点？答：1.VHD1.是IEEE的一种标准,语法比较严格,源于使用交流和维护。2,具有良好的可误性，即可以被计算机接受，也容易被人们所理解。3.可移植性好，对于不同的开发平台，也采用相同描述4,描述能力强，覆盖面广，支持从逻辑门层次的层次的描述列整个系统的描述.5.VHD1.是一种高层次面与器件无关的设计，设计者没有必要熟悉器件内部的具体结构.34、说明Vhdl中坡基本的结构及结构中每部分的作用。一个完整的VHD1.程序包含实体,结构体,配置.包集合，库5上部分.实体主要是用于描述和外部设备的接口信号：构造体用于描述系统的具体逻辑行为功能，包存放设计使用到的公共的数据型、格数和子程序等：配置用来人库中选择所需单元来组成系统设计的不同版本：阵存放已经编译的实体、构造体、包集合和配置等。35、VHD1.语言有几种描述M格，请举例说明这几种描述风格。1,行为描述、数据流（RT1.寄存器传输）描述和结构描述“、36、说明VHD1.中的标识符的规则标识符由字母（AZ.az）、数字和下划线字符组成任何标识符必须以英文字母开头末了符不能为下划线不允许出现丙个连续下划线标识符中不区分大小写字母Vhdl定义的保留了或称关键字，不能用作标识符VhdI中的注择由两个连续的短级（一）开始，直到行尾37、2隹例说明VHD1.中的转向控制语句（自己去看吧，P69）编程题例4-88位数据比较器的VHD1.描述图4.6给出了比较器的符号描述（P105）例4-21带时钟合能和异步史位/置位的JK触发活的的Vhdl描述图4.14给出了JK触发器的符号描述.（P112）38、编写一段共阴极1.ED（0-9）1.ibraryieee,useieeestd-logic-1164.all;Enteityseveen1.EDisPartCD:inIutegerrangeOto9；S:outstd-logic-vectorCOdownto9;Endseven1.ED;Archuitertureaofseven1.EDisbegin,ProcessCD,begincaseDisWhenO=>s<=*,lll1110"；WhenI=>sv="Ol10000”：When2=>s<=-1101101"When3=>s<="11IlOOl"When4=>s<=*,0110011"When5=>s<=*,101IOll"：When6=>s<=*,0011111"When7=>s<=*,1110000"When8=>s<=*,llll111"When9=>s<=*,1110011"Whenother=>s<="*0000000"Endcase,Endproceses;Enda;39、试用VHD1.语言编写八位二进制数据比较器.设电路的两个八进制数输入为a7.0和b7.0,当a7.0>b7.0时，输出G7=3当a7.QKb7.0时,输出G7=l,当a7.O=b7.“.O输出EQ=I,1.ibraryieee;Useieee,std-logic-1164.All：Useieee,Std-IogiC-UnSigned.all;Entitycamp8isPart(a,b.instd-logic-vector(7downto0);GT,1.T,EQ:outstd-logic);Endcomp8;ArChiteCtUreonrofcomp8isBeginIfa>bthen,1.TV=<0,GT<=<1,EQ<=>O,Else1.T<='O,ifa<bthenGT<='O'1.T<='1,EQ<=<1'GT<=,O,Endif;EQ<=,O,Endprocess;ElseEndone；40、描述全加器，a、b为加数与被加数，Cin为低送来的进位数SUm为本位和COUt为加进位数,各个信号变电平有效,它的真值表以及数字逻辑符图如下。AbcinCoUtsumOOOOOOOlOlOlllO10001IOllOIlOllIlllO1.ibraryieee,useieeestd-logic-1164.All;EntitysevenAAi$Part(a,b,cin:instd-logic;Sum,count:outstd-logic);EndAA,AechitertureoneofAAisBeginProcess(a,b,cin)Variabletemp:Std-IogiC-VeCtor(2downto0)ReginTemp:=a&b&cin;CasetempisWhen"000',=>sum<="O"cout<="O"When"00'"070'"100"=>sumv=T;cout<=0”;When"011""l<7w110-=>sum<="0"cout<="1"When"11lu=>sum<=T;coutV=T;Whenothers=>sum<="x"coutv=""；Endcase;Endprocess;Endone;
